DDR3内存是什么

DDR3 SDRAM（DDR3内存）是一种电脑存储器规格。它属于SDRAM家族的存储器产品，提供相较于DDR2 SDRAM更高的运行性能与更低的电压，是DDR2 SDRAM（四倍数据率同步动态随机存取存储器）的后继者（增加至八倍）。

DDR3 SDRAM（Double-Data-Rate Three Synchronous Dynamic Random Access Memory），是一种电脑存储器规格。它属于 SDRAM 家族的存储器产品，提供相较于 DDR2 SDRAM 更高的运行性能与更低的电压，是 DDR2 SDRAM（四倍数据率同步动态随机存取存储器）的后继者（增加至八倍）。

内存改进

逻辑 Bank 数量

DDR2 SDRAM 中有 4Bank 和 8Bank 的设计，目的就是为了应对未来大容量芯片的需求。而 DDR3 很可能将从 2Gb 容量起步，因此起始的逻辑 Bank 就是 8 个，另外还为未来的 16 个逻辑 Bank 做好了准备。

封装

封装（Packages）DDR3 由于新增了一些功能，所以在引脚方面会有所增加，8bit 芯片采用 78 球 FBGA 封装，16bit 芯片采用 96 球 FBGA 封装，而 DDR2 则有 60/68/84 球 FBGA 封装三种规格。并且 DDR3 必须是绿色封装，不能含有任何有害物质。

突发长度

突发长度（BL，Burst Length）由于 DDR3 的预取为 8bit，所以突发传输周期（BL，Burst Length）也固定为 8，而对于 DDR2 和早期的 DDR 架构的系统，BL=4 也是常用的，DDR3 为此增加了一个 4-bit Burst Chop（突发突变）模式，即由一个 BL=4 的读取操作加上一个 BL=4 的写入操作来合成一个 BL=8 的数据突发传输，届时可通过 A12 地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在 DDR3 内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如 4bit 顺序突发）。

寻址时序

寻址时序（Timing）就像 DDR2 从 DDR 转变而来后延迟周期数增加一样，DDR3 的 CL 周期也将比 DDR2 有所提高。DDR2 的 CL 范围一般在 2 至 5 之间，而 DDR3 则在 5 至 11 之间，且附加延迟（AL）的设计也有所变化。DDR2 时 AL 的范围是 0 至 4，而 DDR3 时 AL 有三种选项，分别是 0、CL-1 和 CL-2。另外，DDR3 还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定。 从环保角度去看，降低功耗对业界是有着实实在在的贡献的，全球的 PC 每年的耗电量相当惊人，即使是每台 PC 减低 1W 的幅度，其省电量都是非常可观的。

降低功耗

DDR3 内存在达到高带宽的同时，其功耗反而可以降低，其核心工作电压从 DDR2 的 1.8V 降至 1.5V，相关数据预测 DDR3 将比现时 DDR2 节省 30%的功耗，当然发热量我们也不需要担心。就带宽和功耗之间作个平衡，对比现有的 DDR2-800 产品，DDR3-800、1066 及 1333 的功耗比分别为 0.72X、0.83X 及 0.95X，不但内存带宽大幅提升，功耗表现也比上代更好。